經(jīng)過(guò)幾十年的發(fā)展和進(jìn)步，電子產(chǎn)業(yè)差不多形成了一個(gè)線性系統(tǒng)，并被摩爾定律(Moore's Law)所支配。然而隨著摩爾定律漸漸地出現(xiàn)松動(dòng)的情況，許多新技術(shù)逐漸開(kāi)始浮上臺(tái)面。這些技術(shù)并不是單純的技術(shù)改進(jìn)，而是全面的變革。電子產(chǎn)業(yè)可借機(jī)利用這些新技術(shù)轉(zhuǎn)型成為非線性系統(tǒng)，推翻多年來(lái)電子產(chǎn)業(yè)所設(shè)立的宗旨。

       
Semiconductor Engineering網(wǎng)站報(bào)導(dǎo)指出，存儲(chǔ)器技術(shù)近年的高速發(fā)展，可能會(huì)因此改變存儲(chǔ)器與處理技術(shù)在早在1940年代便已確立的關(guān)系。連續(xù)存儲(chǔ)器配置的效率盡管在這些年里不斷受到挑戰(zhàn)和質(zhì)疑，但系統(tǒng)的惰性使得這種配置得以維持不變幾十年。

     
即使在對(duì)稱多處理系統(tǒng)中，存儲(chǔ)器的配置大部分還是連續(xù)空間，資料從存儲(chǔ)器到達(dá)處理器的途中，時(shí)常會(huì)卡在資料匯流排的位置，這是因?yàn)榇鎯?chǔ)器與處理元件距離相距太遠(yuǎn)。實(shí)際上，目前架構(gòu)中處理與存儲(chǔ)器的速度與功率分布差距越來(lái)越大，并影響了芯片外的資料傳輸速度。

     
于是Rambus利用DDR介面的類比結(jié)構(gòu)將存儲(chǔ)器與邏輯連結(jié)，加速資訊傳送并將消息轉(zhuǎn)換回邏輯，不過(guò)這必須建立在存儲(chǔ)器與邏輯為兩個(gè)獨(dú)立單位的前提下。只要將存儲(chǔ)器放在邏輯之上，就能用幾百萬(wàn)條線路連接存儲(chǔ)器與邏輯，改變整個(gè)原有的架構(gòu)。

       
垂直化的芯片結(jié)構(gòu)越來(lái)越受到矚目。傳統(tǒng)芯片間中介層(inter-chip interposer)、打線的堆疊，以及矽穿孔(Through Silicon Via；TSV)連接，已逐漸成為主流。各種MEMS、RF、存儲(chǔ)器、邏輯等技術(shù)，也能用更具成本效益的方式整合。

         
但是3D存儲(chǔ)器不僅僅是芯片堆疊。3D存儲(chǔ)器架構(gòu)還能一起處理多層資料。三星電子(Samsung Electronics)與東芝(Toshiba)便一路快速地從24層存儲(chǔ)器發(fā)展到48層。然而這并不能說(shuō)明矽穿孔完全失去了價(jià)值。矽穿孔仍能有效減少I/O功率，提供更高的存儲(chǔ)器密度。

       
3D堆疊架構(gòu)難免會(huì)產(chǎn)生功率與熱能的疑慮，還好存儲(chǔ)器并沒(méi)有太高的功率需求，只有在讀寫時(shí)才會(huì)消耗電力。

SRAM與DRAM好久前便終止了微縮的發(fā)展，ReRAM、自旋(spin torque)、相變(phase change、交叉點(diǎn)(cross point)等新的存儲(chǔ)器技術(shù)紛繁呈現(xiàn)。這些新技術(shù)的共同點(diǎn)，便是材料科學(xué)與物理學(xué)上的突破。

       
但是存儲(chǔ)器與處理器間的溝通延遲的難題，已困擾電子產(chǎn)業(yè)30多年，并非上述新技術(shù)能夠徹底解決，最多只縮短中間的差距。

       
此外，存儲(chǔ)器技術(shù)與電晶體脫勾后，便可成為后段制程(BEOL)存儲(chǔ)器，編碼與感應(yīng)放大器都可置于存儲(chǔ)器陣列下，與SRAM相比能省下不少空間。未來(lái)的系統(tǒng)單芯片(SoC)，可能不再需要使用SRAM。     

本文關(guān)鍵詞：SRAM  DRAM   存儲(chǔ)器          相關(guān)文章：可替代閃存的存儲(chǔ)新技術(shù)（二）

---